#### First Hit

#### **End of Result Set**



L2: Entry 1 of 1

File: JPAB

Mar 16, 1992

PUB-NO: JP404082090A

DOCUMENT-IDENTIFIER: JP 04082090 A

TITLE: NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE: March 16, 1992

INVENTOR-INFORMATION:

NAME

COUNTRY

TERADA, YASUSHI MIYAWAKI, YOSHIKAZU NAKAYAMA, TAKESHI KOBAYASHI, SHINICHI

HAYASHIGOE, MASANORI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

APPL-NO: JP02197470

APPL-DATE: July 23, 1990

US-CL-CURRENT: 365/189.01

INT-CL (IPC): G11C 16/06; H01L 27/115; H01L 29/788; H01L 29/792

#### ABSTRACT:

PURPOSE: To simplify write-in with verification function by performing the inside readout of storage contents after the write-in to a selection memory transistor and performing verification write-in again when a comparison signal indicates incoincidence while comparing outside write-in data and inside readout data.

CONSTITUTION: After a write verification control means 21 activates the inside write-in means at the time of write-in and performs the write-in in a selection memory transistor, the inside readout means is activated and the inside readout of the storage contents of the selection memory transistor is performed. After that, an inside data comparator 22 is activated to execute the verification write-in operation comparing the outside write-in data and the inside readout data while activating the inside data comparator 22, and the verification write-in operation is performed again when the comparison signal indicates incoincidence. Thus, the verification and re-verification to be operated after the write-in are performed only with the inside construction part.

COPYRIGHT: (C) 1992, JPO&Japio

# @ 公開特許公報(A) 平4-82090

®Int.Cl.⁵

諡別記号

庁内整理番号

❸公開 平成4年(1992)3月16日

G 11 C 16/06

9191-5L G 11 C 17/00 7514-4M H 01 L 29/78 309 A 371 \*\*

審査請求 未請求 請求項の数 1 (全10頁)

**公発明の名称** 不揮発性半導体記憶装置

②特 願 平2-197470

②出 願 平2(1990)7月23日

@発 明 者 寺 田 康 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発 明 者 宮 脇 好 和 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発 明 者 中 山 武 志 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

②発 明 者 小 林 真 一 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

の出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄 外2名

最終頁に続く

明知音

1. 発明の名称

不揮発性半導体記憶装置

- 2. 特許請求の範囲
- (1) フローティングゲートを有し、不揮発な 記憶を行うメモリトランジスタからなるメモリセ ・ルを備えた不揮発性半導体記憶装置であって、

活性状態時に、外部アドレス信号に基づき選択された選択メモリトランジスタに対し、外部書き込みデータに応じて不揮発な書き込みを行う書き込み手段と、

活性状態時に、前紀選択メモリトランジスタの 記憶内容を内部読み出しデータとして出力する読 み出し手段と、

活性状態時に、前記外部書き込みデータと前記 内部読み出しデータとを比較して、その一致/不 一致を指示する比較信号を出力するデータ比較手 段と、

書き込み時に前記書き込み手段を活性化し、前 記選択メモリトランジスタへの書き込みを行った 後、前記読み出し手段を活性化し前記選択メモリトランとのの記憶の内容を活性化して前記の内容を活性化して前記の内容を活性化して前記の内容をおけれて、一切を記したののでは、一切をおいて、一切を指示した場合、再度前記とを指示した。というでは、これを表した。とのは、これを表した。というでは、これを表した。というでは、これを表した。

3、発明の詳細な説明

(産業上の利用分野)

この発明はEPROM、EEPROM等の電気的書き込みが可能な不揮発性半導体記憶装置に関する。

〔従来の技術〕

第3図は従来のEPROMの基本構成を示す回路図である。 同図に示すように、メモリセル(メモリトランジスタ) 1 がマトリクス状(図中 2 行 6 列のみ示す)に配置されている。メモリトランジスタ 1 はフローティングゲートを有しており不得発な記憶を行うことができる。このメモリトラ

シジスタ1のドレインは列単位に共通にピット線 2に接続され、コントロールゲートは行単位に共 通にワード線3に接続され、ソースは所定数列 (図中3列)単位に共通にソース線4に接続される。

各 I / O 練 7 は読み出しトランジスタ 1 O を介 してセンスアンプ 1 l に接続されると共に書き込 みトランジスタ 1 2 を介して高電圧顔 V ppに接続

1 1 にラッチされた 1 ビット出力データ S 1 1 を取り込み、この 1 ビット出力データ S 1 1 の H / L に対応して "0" / "1" の外部読み出しデータを出力する。なお、センスアンブ 1 1 (昇圧回路 1 3)の個数は、8個以上(8 n個(n≥2)の場合が一般的であり、読み出し時にすべてのセンスアンブ 1 1 に格納されたビットデータ S 1 ひむには、1 バイト分の 1 ビット出力データ S 1 1 を n 回に分けて入出力バッファ 1 4 に順次取り込む必要がある。

このような構成のEPROMのメモリトランジスタへのデータ書き込み動作について説明する。 なお、書き込み動作を行う前に予め消去動作を行っておく必要がある。

消去動作は、EPROMチップ上から紫外線を 照射することにより行われる。紫外線を照射する と、全てのメモリトランジスタ1のフローティン グゲートに書養されていた電子が放出され、関値 電圧が1V程度と低くなる(このときの関値電圧 をVth1とする)。この状態が"1"記憶状態に 入出力バッファ14は書き込み時に1バイト (8 ピット)単位で同時に各昇圧回路13に、外部書き込みデータの「1°/°0°に対応してL / Hの1ピット書き込みデータS14を出力し、 統み出し時に1バイト単位で同時にセンスアンプ

相当する。

その結果、選択されたワード線3とピット線2との交点にある選択メモリトランジスタ1は、人出力パッファ14から取り込んだ1ピット書込みデータS14が"0"書き込みを指示するHの場合、そのドレイン及びコントロールゲートに高電

次にメモリトランジスタに書き込まれた記憶内容の読み出し動作について説明する。

統み出し動作時は、統み出し信号RをH、 書き込み信号WをLにし、センスアンプ11と 1 / 0 線 7 とを電気的に接続し、昇圧回路13を非活性状態にする。そして、ソース線4を接地して、コラムデコーダ5の出力を選択的にHに設定するこ

ス幅(高電圧 V pp 印加時間)にはらつきが生じる等、その書き込み特性にはらかある。このため、1回の書き込み動作により、全てのメモリトランジスタに対し正確に書き込みを行うことは乗しく、再書き込みが要なメモリトランジスタを検出する必要がある。従って、書き込みを確に("0"の)書き込みが実行されたを確めのベリファイ動作が行われるのが一般的である。

{発明が解決しようとする課題}

とによりピット線2を選択すると共に、ロウデコ - 一 ダ 8 に よ り 選択的にワード線 3 に 5 V 程度の 読 --み出し電圧 V R ( V th 1 < V R < V th 2 )を与え る。このように設定すると、選択メモリトランジ スタ1に "〇" が記憶されている場合、選択メモ リトランジスタ1はオワ状態を維持するため、ビ ット線2を介して1/0線7からソース線4にか けて電流が流れず、選択メモリトランジスタ1に "1"が記憶されている場合、メモリトランジス タ1はオンするため、ピット線2を介してI/O 線7からソース線4にかけて電流が流れる。この 電流の流れの有無をセンスアンプ11によりセン スし、電流検出時にL、電流非検出時にHとなる 1 ビット出力データS11を入出力バッファ14 に出力する。そして、人出力バッファ14から1 バイト単位で外部読み出しデータを外部に出力す ることによって選択メモリトランジスタ1の記憶 内容が読み出される。

ところで、同一チップ内のEPROMのメモリ トランジスタ間においても書き込みに必要なパル

EPROM等のように、ベリファイ機能を有する書き込み動作を実行する必要のある従来の不揮発性半導体記憶装置は以上のように構成されており、PROMライター等の専用の外部装置を用いて書き込み及びベリファイを行っていた。

このため、書き込み時に必ず P R O M ライター 等の外部装置に接続する必要があり、書き込みに 手間がかかってしまうという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、ベリファイ機能付き書き込みを比較的簡単に行うことができる不揮発性半導体記憶装置を得ることを目的とする。

[課題を解決するための手段]

この発明にかかる不揮発性半導体にはをできる不揮発性というがゲートを有し、不揮発なにを確立しるメモリトランジスタからなるメモリを確っているが、活性状態時に、外部アジスタに対し、外部を設けるができると、活性状態時に、前記選択メモ

リトランジスタの記述では、 
一タの記述では、 
のの記述では、 
のの記述では、 
のの記述では、 
のの記述を 
のの記述を 
のの記述を 
のの記述を 
のの記述を 
のののでは、 
のののでは、 
のののでは、 
のののでは、 
ののののでは、 
ののののでは、 
ののののでは、 
ののののでは、 
ののののでは、 
ののののでは、 
ののののでは、 
のののでは、 
のののでは、 
のののでは、 
ののでは、 
ののでは、

この発明における書き込み制御手段は、書き込み時に内部の書き込み手段を活性化し、選択メモリトランジスタへの書き込みを行った後、内部の読み出し手段を活性化し選択メモリトランジスタの記憶内容の内部読み出しを行い、その後に内部

(作用)

イ機能付き書き込み動作の制御を行う。なお、こ れらの信号W2、R、CのHレベル出力時間は内 部のタイマーを用いて、所定時間に設定されてい る。また、書き込みベリファイ制御回路21はA NDゲート23の出力信号S23を取り込み、こ の信号S23に基づき再書き込みが必要と判断し た場合、後述する再書き込み動作を実行する。 コンパレータ22はセンスアンプ11に対応して 設けられている、つまり、コンパレータ22の側 数はセンスアンプ11(昇圧回路13)同様、一 般的に8n個(図中2つのみ示す)設けられてい る。このコンパレータ11はベリファイ信号C、 入出力パッファ14からの1ピット書き込みデー タS14及びセンスアンプ11の1ピット出力デ ータS11を受け、ベリファイ信号CがHの場合 活性状態となり、1ビット出力データS11と1 ピット書き込みデータS14とを比較し、一致し た場合はH、不一致の場合はLの比較結果S22 をANDゲート23に出力する。

ANDゲート23は1バイト (図中、2つのみ

リトランジスタの記憶内容を内部読み出しデータ のデータ比較手段を活性化して外部書き込みデーとして出力する読み出し手段と、活性状態時に、 タと内部読み出しデータとを比較するベリファイの記外部書き込みデータと前記内部読み出しデー 書き込み動作を実行し、比較信号が不一致を指示 した場合、再度ベリファイ書き込み動作を行うた りた場合、再度ベリファイ書き込み動作を行うた が、書き込み後に行うベリファイ動作・再書き込 が、書き込み後に行うベリファイ動作・再書き込 が、書き込み後に行うベリファイ動作・再書き込 が、書き込み後に行うベリファイ動作・再書き込

#### 〔実施例〕

第1図はこの発明の第1実施例であるEPRO Mの基本構成を示す回路図である。同図に示すよ うに、書き込みベリファイ制御回路21、コンパ レータ22及びANDゲート23が新たに追加さ れた。

書き込みベリファイ制御回路 2 1 は制御信号発生回路 1 5 からの書き込み信号 W と A N D ゲート 2 3 の出力信号 S 2 3 とを受け、書き込み信号 W と A S D がら号 R R R V ベリファイ信号 C を順次 E レベルに立ち上げ、ベリファイ信号 C を順次 E レベルに立ち上げ、ベリファ

示す)のコンパレータ22の比較結果S22を取り込み、その論理様である出力信号S23を書き 込みベリファイ制御回路21に出力する。 なお、 他の構成は第3図で示した従来例と同様であるため説明は省略する。

このような構成のEPROMのメモリトランジスタへのデータ書き込みは、消去動作が実行された後に実行される。消去動作は従来同様にEPROMチップ上から業外線を照射し、全メモリトランジスタ1の関値電圧をVth1("1"記憶状態)にすることにより行われる。

書き込み動作は、制御信号発生回路15より、 田の書き込み信号Wを書き込みベリファイ制御回路21に付与することにより開始される。 すると、書き込みベリファイ制御回路21は活性状態となり、書き込み信号W2を日に立ち上げ、 続み出してする。そして、コラムデコーダ5の出力を選択的に高電圧Vppに立ち上げる ことによりピット線 2 が選択されると共に、ロウ デコーダ 8 によりワード線 3 が選択的に高電圧 V ppに立ち上げられる。すると、人出力バッファ 1 4 から取り込んだ 1 ピット書き込みデータ S 1 4 が H の 場合、書き込みトランジスタ 1 2 の ゲートに高電圧 V ppが印加され、 L の場合、書き込みトランジスタ 1 2 の ゲートに L が与えられる。

検出時にし、電流非検出時に日となる1ビット出 カデータS11を入出力バッファ14に出力する とともにコンパレータ22に出力する。

ANDゲート23に取り込まれるコンパレータの比較結果S22が1箇所でもLの場合、ANDゲート23の出力信号S23がLとなり、一方、全てのコンパレータの出力信号S22がHとなる。

崩壊は生じず関値電圧は V th 1 を維持し、"1"記憶状態を保つ。このようにして、選択メモリトランジスタ 1 へのデータ書き込みが行われる。

その後、書き込み信号W2はLに立ち下がり、 読み出し信号RがHに立ち上がる。すると、セン スアンプ11と1/0線7とが電気的に接続され、 昇圧回路13が非活性状態になる。そして、コラ ムデコーダラの出力を選択的にHに設定すること によりビット線2が選択されると共に、ロウデコ - ダ 8 により選択的にワード線 3 に 5 V 程度の読 み出し電圧VR(Vthl < VR < Vth2) が与え られる。すると、選択メモリトランジスタ1に "0" が記憶されている場合、選択メモリトラン ジスタ1はオフ状態を維持するため、ビット線2 を介して1/0線7からソース線4にかけて電流 が流れず、選択メモリトランジスタ1に"1"が 記憶されている場合、メモリトランジスタ1はオ ンするため、ビット線2を介して1/0線7から ソース線4にかけて電流が流れる。センスアンプ 11は、この電流の流れの有無をセンスし、電流

書き込みベリファイ制御回路21は、この出力信号S23がHの場合、書き込み動作を終了し、Lの場合、上記ベリファイ機能付書き込み動作を再度実行する。

したがって、書き込み時に少なくとも1つの書き込み時に少な常にデータの書きとおいるというでは、この書きみを行うことができるののできるがあってもしたがあってもいかがあっている。この書きのかがあってもいかがあっている。このできるがあっている。ことができるができるが、ないのできるができるができるができるができるができるができるができるができる。

第2図はこの発明の第2の実施例であるEPROMの基本構成を示す回路図である。同図に示すように、第1の実施例に比べ、コンパレータ11に対応してラッチ24が新たに設けられている。つまり、ラッチ22の個数はコンパレータ22 (昇圧回路13)同様、8n個設けられている。 書き込みデータS14がラッチされる。そして、 が昇圧回路13及びコンパレータ22に与えられ る。なお、他の構成は第1図で示した第1の実施 例と同様であるため、説明は省略する。

このように構成すると、ラッチ24に格納され たラッチデータS24に基づきベリファイ機能付 き書き込み動作が行えるため、1パイト単位でし かべりファイ機能付き書き込みを行うことができ なかった第1の実施例に比べ、最高でnバイト単 位でベリファイ機能付き書き込みを行うことが可 能になる分、書き込み時間の高速化が実現する。

なお、これらの実施例では不揮発性半導体記憶 装置としてEPROMを示したが、これに限定さ れずフラッシュEEPROM等の書き込み後にべ リファイ動作を必要とする全ての不揮発性半導体 記憶装置に適用可能である。

#### (発明の効果)

以上説明したように、この発明によれば、書き 込み制御手段により、書き込み時に内部の書き込

24はラッチである。

なお、各國中国一符号は同一または相当部分を 示す。

> 大岩 増 代理人


み手段を活性化し、選択メモリトランジスタへの このラッチ24に格納されたラッチデータS24~~書き込みを行った後、内部の読み出し手段を活性 化し選択メモリトランジスタの記憶内容の内部統 み出しを行い、その後に内部のデータ比較手段を 活性化して外部書き込みデータと内部読み出しデ ータとを比較するベリファイ書き込み動作を実行 し、比較信号が不一致を指示した場合、再度ベリ ファイ書き込み動作を行うするため、書き込み後 に行うペリファイ動作・再書き込み動作を内部の 構成部のみで自動的に行うことができ、ベリファ イ機能付き書き込み動作が簡単に行える。

## 4. 図面の簡単な説明

第1図はこの発明の第1の実施例であるEPR OMの基本構成を示す回路図、第2図はこの発明 の第2の実施例であるEPROMの基本構成を示 す回路図、第3図は従来のEPROMの基本構成 を示す回路図である。

図において、1はメモリトランジスタ、11は センスアンプ、21は書き込みベリファイ制御回 路、22はコンパレータ、23はANDゲート、


and the second s




1:メモリトランジスタ

23: ANDゲート





第 3 図



第1頁の続き

5 Int. Cl. 5

識別記号

庁内整理番号

H 01 L 27/115 29/788 29/792

8831-4M H 01 L 27/10

434.

@発 明 者 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内 面

杏 (白発) 続 補 正

5 - 10 3 月 年

平成

特許庁長官殿

2-197470号 特願時 1.事件の表示

2. 発明の名称

不揮発性半導体記憶装置

3. 補正をする者

特許出願人 事件との関係 東京都千代田区丸の内二丁目2番3号 住 所 (601) 三菱電機株式会社 名 代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 氏 名

(連絡先03(213)3421特計部) (連絡先 03(3213)3421特許部)



5. 補正の対象

明細書の「特許請求の範囲の欄」及び「発明の 詳細な説明の欄」

- 6. 補正の内容
  - 特許請求の範囲を別紙の通り補正する。
- 明細書第11頁第11行ないし第12行 (2) 及び第20頁第6行の「ベリファイ書き込み」を、 「書き込みベリファイ」に訂正する。
- 明細書第11頁第13行ないし第14行、 (3) 第12頁第4行及び第20頁第7行ないし第8行 の「ベリファイ書き込み」を、「書き込み」に訂 正する。
- 明細書第16頁第13行の「"0"が記 (4) 憶されている場合」を、「書き込みが充分なされ た場合」に訂正する。
- 明細書第16頁第16行ないし第17行 の「"1"が記憶されている場合」を、「書き込 みが不充分な場合」に訂正する。
- 明細書第18頁第7行の「行えなっかた」 を、「行えなかった」に訂正する。

明和春第20頁第8行の「行うするため」2.特許請求の範囲 (7)

を、「行うため」に訂正する。

フローティングゲートを有し、不揮発な 記憶を行うメモリトランジスタからなるメモリセ 以上 ルを備えた不揮発性半導体記憶装置であって、

活性状態時に、外部アドレス信号に基づき選択 された選択メモリトランジスタに対し、外部書き 込みデータに応じて不揮発な書き込みを行う書き 込み手段と、

活性状態時に、前記選択メモリトランジスタの 記憶内容を内部読み出しデータとして出力する鏡 み出し手段と、

活性状態時に、前記外部書き込みデータと前記 内部読み出しデータとを比較して、その一致/不 一致を指示する比較信号を出力するデータ比較手 段と、

書き込み時に前記書き込み手段を活性化し、前 記選択メモリトランジスタへの書き込みを行った 後、前記読み出し手段を活性化し前記選択メモリ トランジスタの記憶内容の内部読み出しを行い、 その後に前紀データ比較手段を活性化して前紀外 部書き込みデータと前記内部読み出しデータとを 比較する書き込みベリファイ動作を実行し、前記 比較信号が不一致を指示した場合、再度書き込み 動作を行う書込み制御手段とを備えた不揮発性半 導体記憶装置。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT

# IMAGES ARE BEST AVAILABLE COPY.

□ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY